Testmethode BoundaryScan
Die fortschreitende Miniaturisierung in der Entwicklung elektronischer Baugruppen gestattet immer mehr Funktionen auf kleinerem Raum zu integrieren. Dadurch wird es immer aufwendiger bis unmöglich, Testzugriff auf alle Knoten der Schaltung zu bekommen um damit den klassischen In-Circuit Test zu ermöglichen.Zwischen den Gattern des Bausteins und den Anschlüssen nach außen sind zusätzlich Gatter erforderlich, durch die seriell Daten eingeschrieben oder ausgelesen werden können
BoundaryScan nach IEEE 1149.1 ist hier die ideale Lösung, um trotz begrenztem Zugriff einen umfassenden, automatisch generierten Test der Baugruppe durchzuführen. Damit können die Kosten für einen Nadelbettadapter komplett entfallen oder zumindest deutlich reduziert werden. Auch bringt dieses Verfahren der Entwicklung extreme Vorteile bei der Inbetriebnahme der Baugruppen, da dort üblicherweise noch keine Diagnosetools zum Erkennen von Kurzschlüssen und offenen Lötstellen im Einsatz sind.
Im Idealfalle sind möglichst alle digitalen Bausteine einer Leiterplatte mit BS-fähigen Bausteinen bestückt. Über den in IEEE 1149.1 beschriebenen 4-Leiter-Bus erfolgt die serielle Stimulierung und Abfrage der Testzellen innerhalb der Bausteine. In diesem Idealfalle würden für die Prüfung einer Baugruppe lediglich 4 Anschlüsse nötig sein.
Baugruppen sind in der Praxis selten voll BS fähig. Es können jedoch auch bereits Teillösungen erhebliche Einsparungen an Prüfaufwand und erforderlichen Kontaktierungen für den ICT bringen, wenn Prüfverfahren kombiniert werden.
Nadeladaption ohne BoundaryScan
Reduzierte Nadelanzahl durch Einsatz von BoundaryScan (virtuelle Nails)